AMD 今日推出第2代AMD Kintex™ UltraScale+™ FPGA系列，對於仰賴中階 FPGA 為效能關鍵型系統提供支援的設計人員而言，此為一項重大進步。
全新系列建構於 Kintex FPGA 產品組合的成功基礎之上，對記憶體、I/O 與安全性進行現代化升級，以滿足影像處理、測試與測量、工業自動化以及專業 4K/8K 媒體工作流程不斷增長的需求。
專為要求嚴苛的資料密集型工作負載所打造
第 2 代 AMD Kintex UltraScale+ FPGA 旨在滿足廣播、測試、工業與醫療市場中日益複雜的系統要求。
● 密集型4K/8K媒體工作流程：高速收發器與 PCIe® Gen4 能為專業廣播與遠端製作提供對 4K AV-over-IP、多串流擷取以及畫面精確傳輸的支援。
● 高吞吐量測試與測量：更高的記憶體頻寬有助於加速半導體測試與檢測系統中的圖樣生成、故障擷取和對時間精度要求極高的工作負載。
● 先進影像處理與即時控制：在機器視覺、工業自動化、醫療影像以及機器人系統中，可擴展的感測器連接性可提高診斷清晰度與回應速度。
● 採用Spartan UltraScale+ FPGA的遷移路徑：即刻開始採用 SBVF900 封裝的 XCSU200P，隨後在 2026 年第 4 季度遷移至第 2 代 Kintex UltraScale+ FPGA。
整合式 LPDDR4X/5/5X 控制器具備高 DDR 頻寬和確定性效能，使設計人員建構的系統能夠緊隨不斷增長的資料傳輸速率步伐，同時保持對延遲和功耗效率的嚴格控制。
樹立中階效能的全新標準
第 2 代 Kintex UltraScale+ 元件能提供較前一代產品高達 5 倍的記憶體頻寬註1和每個 PCIe 介面多達 2 倍的通道密度註2，從而擴大 AMD 在中階 FPGA 領域的領先地位。這些提升可直接轉化為更高的吞吐量、更低的延遲和更敏捷的系統回應，而無需迫使設計人員轉向成本更高的元件等級。
第 2 代 Kintex UltraScale+ FPGA 實現了中階 FPGA 功能的現代化，以應對關鍵市場日趨增長的頻寬、時間精度與連接性需求。與競爭平台相比，該系列可提供最高達 80% 的嵌入式 RAM 提升註3和 2 倍的 DSP 密度註4，以及顯著更高的 LPDDR 記憶體頻寬註5，同時維持對關鍵、受監管及長生命週期系統所需的安全性和生命週期支援。
憑藉可擴展的高速 I/O、現代化記憶體子系統和確定性的架構行為，第 2 代 Kintex UltraScale+ FPGA 可實現更快的裝置端處理和靈活應變的處理流程，在即時回應的同時還可擴展，以滿足未來的吞吐量需求。
增強的安全性與使用壽命
在許多基於 Kintex 系統運行的環境中，長產品生命週期、認證穩定性與可信賴運行都是至關重要的要求。第 2 代 Kintex UltraScale+ FPGA 將先進的安全功能直接整合到元件中，從而鞏固了 AMD 對這些市場的長期承諾。
設備運行認證、位元流加密、防複製保護、安全金鑰管理和 CNSA 2.0 等級加密等功能，有助於保障智慧財產權並保護在分散式、互連和受監管環境中運行的系統。
除了安全性，第 2 代 Kintex UltraScale+ FPGA 專為長久壽命而打造。憑藉至少至 2045 年的計畫供貨期，該系列可提供工業、醫療、廣播以及測試設備製造商賴以支援長達數十年部署的供貨保證，同時有助於最大程度地縮短重新設計週期，並長期保持監管認證。
同樣重要的還有開發連續性。第 2 代 Kintex UltraScale+ 元件建基於經過驗證的 AMD Vivado™ 和 Vitis™ 工具以及成熟的 AMD 視訊、乙太網路和連接 IP 產品組合，提供了穩定、可預測的開發路徑。
供貨情況與入門指南
對 Vivado 和 Vitis 工具的模擬支援計畫於 2026 年第 3 季推出，讓開發團隊能夠優先體驗，開展架構探索與設計工作。
XC2KU050P FPGA 的預量產晶片將於 2026 年第 4 季開始送樣，以開展早期硬體驗證和效能特性分析，量產預計於 2027 年上半年啟動。基於 XC2KU050P FPGA 的第 2 代 Kintex UltraScale+ 評估套件將於 2026 年第 4 季度開始送樣。
基於支援遷移的 XCSU200P 元件的現有 Spartan UltraScale+ SCU200 評估套件現已供貨，適合希望率先上手 PCIe Gen4、硬體記憶體控制器和高階安全功能的設計人員。
AMD 於 2 月 3 日至 7 日在歐洲整合系統展（Integrated Systems Europe 2026）期間亮相，展位位置為4號展廳 Q700 展位。歡迎蒞臨 AMD 展位，或聯繫您的 AMD 銷售代表，瞭解更多第 2 代 Kintex UltraScale+ FPGA 的相關資訊。
註1：基於 AMD 截至 2025年12月的預測，估算第2代 AMD Kintex UltraScale+ XC2KU040P 和 XC2KU050P FPGA（兩者均預計擁有6個32 位元硬 LPDDR 記憶體控制器 @ 4,266 Mb/s）的預期 Gb/s 與上一代 Kintex UltraScale+ FPGA（擁有1個64 位元DDR4軟記憶體控制器@2666 Mb/s）提供的 Gb/s 的對比。結果為AMD工程預測，可能會在AMD產品發布後而有所不同。KUS-001
註2：基於 AMD 截至 2025年12月的工程預測，估算第2代 AMD Kintex UltraScale+ FPGA 在單個 PCIe Gen4x8 (128 Gb/s) 介面和單個 100 GbE（硬）乙太網介面上每張卡預期的視訊連接埠數量與 Altera Agilex A5EC065A FPGA 在單個 PCIe Gen4x4 (64 Gb/s) 和單個 25 GbE 乙太網介面上每張卡預期的視訊連接埠數量對比。結果為 AMD 工程預測，可能會在第2代 AMD Kintex UltraScale+ 產品發佈後而有所不同。KUS-002
註3：基於 AMD 對第2代 AMD Kintex UltraScale+ XC2KU050P FPGA 與 Altera Agilex A5EC052A FPGA 的公開規範進行對比的工程預測。結果可能會在 AMD 產品發布後而有所不同。KUS-010
註4：基於 AMD 對第2代 AMD Kintex UltraScale+ XC2KU050P FPGA 與 Altera Agilex A5EC052A FPGA 的公開規範進行對比的工程預測。結果可能會在 AMD 產品發布後而有所不同。KUS-009
註5：基於AMD對第2代AMD Kintex UltraScale+ XC2KU050P FPGA與Altera Agilex A5EC052A FPGA的公開規範進行對比的工程預測。結果可能會在AMD產品發布後而有所不同。KUS-011
