西門子EDA產品組合支援台積公司先進製程、TSMC 3DFabric技術及矽光子設計

西門子宣布，將持續深化與台積公司（台積電）的合作，共同推動 AI 驅動的自動化技術創新，加速先進半導體設計流程的開發與應用。基於雙方在台積電開放創新平台（Open Innovation Platform^®，OIP）生態系中的長期合作，西門子與台積電正進一步擴大在半導體設計工作流程方面的合作，協助雙方客戶提升生產力、加速設計週期，並因應日益複雜的設計挑戰。

作為此次合作的一部分，西門子與台積電已共同實現一款 AI 代理，可在數位積體電路（IC）與客製化 IC 設計流程中，自動修正設計規則檢查（DRC）違規。該 AI 代理由 Calibre^® 軟體提供支援，並與 Aprisa™ 軟體及 Solido™ 軟體深度整合，旨在協助工程團隊減少人工操作、提升工作流程效率，並縮短投片時程。

西門子數位工業軟體 EDA IC 產品事業部執行副總裁 Ankur Gupta 表示：「我們與台積公司持續深化合作，充分展現西門子致力於提供 AI 驅動的自動化技術與先進半導體設計能力，協助客戶在業界最先進的製程節點上加速創新。透過結合西門子 EDA 產品組合與台積公司頂尖的製程及封裝技術，我們正協助客戶在生產力、速度與設計信心等層面邁向更高水準。」

台積公司生態系暨聯盟管理處處長 Aveek Sarkar 表示：「面對日益複雜的半導體設計工作流程，AI 為提升生產力與效率帶來重要機會。我們與西門子等 OIP 生態系合作夥伴攜手合作，專注於提供智慧、可信賴的自動化技術，協助工程師因應不斷攀升的設計複雜度，同時達成嚴格的效能與能源效率目標。透過將 AI 導入設計流程的關鍵階段，我們協助雙方客戶充分運用台積公司引領業界的製程與先進封裝技術，加速拓展 AI 創新。」

 

推進 AI 驅動的半導體設計

西門子與台積電正透過西門子的 Fuse™ EDA AI System 和 Fuse™ EDA AI Agent 推進 AI 驅動的半導體設計，支援自主執行、長時間運作及自主驗證的 EDA 工作流程。這些代理式工作流程能夠針對複雜的多步驟設計任務進行推理，協調多項 EDA 工具執行相關作業，並持續驗證及改善工程成果。Fuse EDA AI Agent 進一步整合 NVIDIA AI 技術，在提升 Token 使用效率的同時，也強化其處理長時間工程工作負載時的推理與執行能力。

雙方合作的一項重要創新，是 AI 驅動的 DRC 違規修正工作流程。該流程整合西門子的 Calibre^® 軟體、Aprisa™ AI 和 Solido™ Fuse 技術，可在數位 IC 與客製化 IC 設計流程中智慧識別、分析並解決設計規則違規問題。該流程以 Calibre Check Assist 功能為基礎。Calibre Check Assist 可在 DRC 除錯過程中提供符合當前設計情境的指引及設計規則資訊，協助設計人員更有效率地診斷並解決違規問題。雙方的合作亦涵蓋由 Solido Fuse 支援的代理式客製化 IC 設計功能。

此外，雙方也將合作延伸至由 Aprisa 軟體支援的代理式佈局繞線（Place-and-Route）與數位實作工作流程。這些創新可協助工程團隊自動化重複且耗時的工作，運用具備專業領域知識的 AI 指引，加速設計收斂，並提升從設計建立到投片的整體生產力。

 

支援 TSMC 3DFabric^® 技術

西門子與台積電將持續針對 TSMC 3DFabric^® 技術展開合作，推動先進 3D IC 設計。

西門子已透過 Calibre 3DStack Advanced 軟體提供多機支援，用於執行小晶片間的天線效應驗證，其中包括對 TSMC-SoIC^® 的支援。TSMC-SoIC^® 是一項創新的晶圓級 3D IC 晶片堆疊平台。與此同時，雙方也正在推進 CoWoS-L 支援認證。這些強化功能可為日益複雜的 3D IC 設計提供必要的可擴充性與執行效能。相關合作也展現了 TSMC-SoW™ 介面檢查流程的效能提升。

西門子 EDA 產品組合中的 Solido Simulation Suite、Calibre xACT 和 Calibre 3DThermal，也正支援雙方針對多項創新 3D IC 與多物理場設計計畫展開合作，包括矽光子應用及其他先進封裝技術。

除了取得 TSMC 3DFabric 技術的靜態與暫態熱分析認證外，Calibre 3DThermal 軟體亦已取得 TSMC A16™ 靜態與暫態熱分析認證，並完成系統級晶圓熱分析參考流程的支援。雙方目前也正推進 TSMC-COUPE™（Compact Universal Photonic Engine）參考流程的相關工作。

雙方持續完善對 3Dblox 的完整支援，包括與主要共同客戶合作進行晶片與封裝協同設計。西門子與 TSMC 也正攜手開發由預先模擬驅動的裸晶間（Die-to-Die）自動繞線功能。該功能由 Aprisa 軟體提供支援，可協助設計人員產生符合訊號完整性規格要求的繞線配置。

西門子 EDA 技術也已支援 TSMC-COUPE™ 功能的設計、實作與驗證。雙方的矽光子共同開發工作使用涵蓋西門子的 Innovator3D IC Integrator、Calibre 3DStack、Solido Simulation Suite、L-Edit及 Calibre Interactive 的設計、實作與驗證流程。Solido Simulation Suite 軟體亦支援與 TSMC-COUPE 技術光收發器介面相關的四階脈衝振幅調變（PAM4）量測。雙方目前正持續進行面向 TSMC-COUPE™ 的 Calibre 3DThermal 解決方案的共同驗證。

 

支援先進製程技術

西門子與台積電將持續針對先進製程節點認證及設計支援展開合作。Calibre nmDRC、Calibre nmLVS、Calibre xACT 和 Calibre PERC 已取得 TSMC A14 製程節點認證。

Solido Simulation Suite 已取得 TSMC N3C、A16 和 A14 製程技術的 SPICE 精準度認證，可支援類比、射頻（RF）及記憶體設計驗證。雙方的合作亦延伸至台積電客製化設計參考流程。西門子技術可支援可靠性感知模擬功能，涵蓋 IC 老化、即時自熱效應及安全操作區（SOA）檢查。Solido Design Environment 則可支援進階變異感知驗證及自動化單元最佳化。

此外，西門子的 mPower 軟體已取得 TSMC N2P 數位與類比設計，以及 N3C 類比設計的電晶體層級 IR 壓降與電遷移（EM）分析認證。西門子也將持續與台積電合作開發面向 N2 和 N3 製程的電遷移及 IR 壓降客製化設計參考流程。同時，Aprisa 軟體和 mPower Analog 軟體針對 A14 技術的認證工作也正在進行中。

 

擴大生態系的先進製程節點設計專業能力

Siemens Xcelerator Academy 為西門子 EDA 產品組合提供易於使用、可自行掌握學習進度的隨選學習資源。除了雙方的共同客戶外，這些資源目前也已開放予 TSMC Design Center Alliance 合作夥伴使用。

西門子近期亦透過該平台推出一套採用台積電 5 奈米製程技術、涵蓋端到端數位實作流程的實驗課程，協助更多使用者學習並採用先進的半導體設計方法。

 

 

9月搞畏獎開跑中，搞畏有獎放送中
現在就加入 ioioTIMES 臉書粉絲團 更多互動、更多好康攏抵加!!
我們有LINE TODAY頻道了，快來追踪我們吧!!--最新科技新聞 盡在你手