Vera CPU正在加速下一代NVIDIA晶片設計，早期測試表明，在關鍵的驗證和模擬工作負載上，效能最高可提升1.5倍
隨著工程團隊致力於開發日益複雜的 CPU、GPU 和 AI 系統，現代晶片設計的複雜性也不斷增加。為了因應這項挑戰，NVIDIA 正與業界領導企業 Cadence 和 Synopsys 合作 ，以優化 NVIDIA Vera CPU 的關鍵電子設計自動化（EDA）應用程式。
NVIDIA 目前正在 EDA 工作流程中部署 Vera，用於開發其下一代 CPU 和 GPU，以展示高效能 CPU 架構如何協助加速業界一些要求最嚴苛的工程工作負載。
加速關鍵EDA工作負載
關鍵在於晶片生產的步伐。反過來，這也關係到那些有望受益於 EDA 工作負載提升的產業技術的發展速度，從而推動研發進程。
模擬、驗證和實現技術在半導體開發中發揮核心作用。在晶片投入生產之前，工程師需要花費數年時間驗證其性能，識別極端情況，並透過數千次迭代來改進設計。
儘管 GPU 和 AI 加速了晶片設計的許多方面，但一些關鍵的 EDA 工作負載仍然嚴重依賴 CPU 效能。邏輯模擬、形式驗證和部分數位實現通常依賴快速的單一核心、高效的記憶體系統和強大的整體吞吐量。
這使得 CPU 架構成為決定工程團隊驗證設計、探索替代方案以及推動產品流片速度的重要因素。
重點介紹Cadence和Synopsys的早期成果
NVIDIA 的初步測試涵蓋了多款主流 EDA 應用軟體。測試結果凸顯了 Vera 在加速現代晶片設計中兩個運算密集階段的能力。在選定的生產級工作流程上的早期測試也顯示出令人鼓舞的結果。
Cadence Jasper 是一個形式化驗證平台，它利用智慧證明技術和機器學習技術，在設計週期的早期階段發現並修復錯誤，從而提高驗證效率。
Synopsys VCS 是一款高效能功能驗證解決方案，用於在製造之前模擬和驗證複雜的晶片設計，在測試中使用了相同數量的核心。
兩款應用程式在選定的工作負載下效能均提升了 1.5 倍。
除了基準測試結果之外，NVIDIA 還與這兩家公司密切合作，進行應用程式分析、軟體最佳化和系統級調優，旨在隨著時間的推移提高更廣泛工作流程的工程生產力。
將維拉引入設計流程
NVIDIA 正在將 Vera 應用於用於建立未來 NVIDIA 處理器的整個 EDA 工作流程。
Vera 結合了 88 個客製化的 NVIDIA Olympus CPU 核心、高效的 LPDDR5X 記憶體子系統和第二代 NVIDIA 可擴展一致性架構，旨在為要求苛刻的工程應用提供強大的單核心效能、高記憶體頻寬和持續的低延遲。
這些功能對於混合了對延遲敏感的作業和跨計算叢集的大規模回歸測試的工作負載尤其重要。更快的執行速度可以縮短單一驗證運行的時間，而更高的吞吐量則使工程師能夠在相同的開發週期內評估更多設計方案並完成更多驗證。
從RTL到矽
在定義了處理器的架構和微架構之後，工程師會在暫存器傳輸級（RTL）描述其大部分行為。然後，多種驗證和實現技術協同工作，將該設計轉化為可製造的晶片。
這些工作流程涵蓋邏輯模擬、形式驗證、回歸測試和數位實現，幫助工程師驗證功能、識別極端情況並將設計轉化為可製造的晶片。
由於這些階段是相互關聯的，提高驗證吞吐量可以幫助組織更早發現問題，並減少代價高昂的下游設計迭代。
利用NVIDIA CPU打造未來NVIDIA晶片
Vera 在 NVIDIA 自身工程工作流程中的部署體現了更廣泛的策略：使用最適合任務的運算架構來加速每個工作負載。
在 EDA 領域，GPU 和 AI 持續加速眾多演算法的運行，而高效能 CPU 對於關鍵的模擬、驗證和實現工作負載仍然至關重要。它們共同作用，有助於提升整個設計週期的效能。
展望未來，NVIDIA 計劃在 Vera 的基礎上，推出採用 NVIDIA Rigel 核心的下一代 Rosa CPU，同時繼續優化其 CPU 路線圖中的領先 EDA 應用。
透過使用 NVIDIA CPU 來幫助設計未來的 NVIDIA CPU 和 GPU，該公司在晶片設計、軟體優化和系統工程之間創建了一個持續的反饋循環，每一代都有助於建立下一代。
在 DAC 2026 上了解更多關於 NVIDIA 的資訊。
更多COMPUTEX 2026最新資訊就在 ioioTIME 專區中
現在就加入 ioioTIMES 臉書粉絲團 更多互動、更多好康攏抵加!!
我們有LINE TODAY頻道了，快來追踪我們吧!!--最新科技新聞 盡在你手
